flip-flop

ELEKTRONIKA DIGITAL 2

FLIP FLOP

            Para teknisi mengklasifikasikan rangkaian logika menjadi 2.kita telah bekerja dengan rangkaian logika dengan kombinasi gerbang AND,OR,dan NOT.group lain dari rangkaian di klasifikasikan dalam sirkuit logika berurutan , sirkuit berurutan melibatkan waktu dan perangkat memory, pemasangan dasar blog campuran logika sirkuit adalah gerbang logika . Dasar pembangunan blok untuk penggabungan rangkaian logika adlah gerbang logika.dasar pembangunan blok untuk sekuensial rangkaian logika adalah Flip Flop(FF). Berikut ini kita akan mengenal beberapa macam flip flop,diantaranya RS FLIP FLOP,CRS FLIP FLOP,D FLIP FLOP,dan JK FLIP FLOP.

           

1.RS FLIP-FLOP

RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q not (atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1.        

 Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0.

 Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang diperlihatkan pada gambar berikut:

Gambar 2. Pemasangan kabel R-S flip-flop menggunakan gerbang NAND

Tabel Kebenaran untuk R-S flip-flop :

Bentuk Operasi	Masukan		Keluaran		Efek pada keluaran Q
	S	R	Q	Qnot
Terlarang	0	0	1	1	Terlarang , Tidak boleh di gunakan
Set ( memasang )	0	1	1	0	Untuk menetapkan Q untuk 1
Reset ( melepas )	1	0	0	1	Untuk mereset Q untuk 0
Muatan	1	1	Q	Qnot	Tergantung pada keadaan sebelum nya

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0.

Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.

2.THE CLOCKED R-S FLIP-FLOP

CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.Flip-flop ini mempunyai 7 hold clock pulsa, bisa di katakan bahwa flipflop ini mempunyai operasi yang singkron.karana operasinya diatur oleh clock.. seperti gambar d bawah ini

Tabel kebenaran untuk clocked R-S flip-flop :

OPERATION     MODE	INPUT			OUTPUT
		S	R	Q	Q not	EFFECT ON OUTPUT Q NOT
HOLD		0	0	NOT CHANGE		NO CHANGE
RESET		0	1	0	1	RESET OR CLEARED TO 0
SET		1	0	1	0	SET TO 1
PROHABITED		1	1	1	1	PROHIBITED –DO NOT USE

3. The D FLIP-FLOP

D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Q berlogik 0.

Pada d flip-flop, D berarti ‘DELAY’ untuk beberapa data dan dan informasi yang  di masukkan pada input D.

4.J-K Flip-Flop

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output.

Tabel Kebenaran J-K flip-flop :

MODE OF OPERATION	INPUT			OUTPUT
	CLK	J	K	Q	Q not	EFFECT ON OUTPUT Q
HOLD		0	0	NOT CHANGE		NO CHANGE
RESET		0	1	0	1	RESET OR CLEARED TO 0
SET		1	0	1	0	SET TO 1
toogle		1	1	Toogle		Changes to opposite state

5. IC Latches

Untuk membuat suatu diagram harus  memperhitungkan dari sistem digital yang mempertimbangkan sistem kerja dari seven segment salah satu contohnya dengan menekan dan menahan angka 7 desimal pada keyboard.Angka 7 tersebut akan diamati pada tampilan seven segment,dan sebaliknya apabila kita melepaskan angka 7 pada keyboard tersebut,maka angka tersebut akan hilang dari tampilannya.